ハードウェアエンジニア（FPGA・LSI設計）

• ハードウェア設計・開発
• 論理検証・実機検証
• FPGAボード(回路)設計
• その他、FPGA関連業務

• 東京本社　または　東京23区内、神奈川県、千葉県内のクライアント先
  ※プロジェクトによって勤務先は異なります。

• あなたの経験やスキルを考慮の上、FPGA・ASIC、Custom LSIなどのハードウェア設計の開発をお任せします。
  • 開発主要分野···画像表示装置・システム、画像検査装置、モバイルネットワーク、メモリなど
    ≪具体的には≫
    お客様先での常駐開発、お客様からのご要件に基づいた受託開発などが主な仕事となります。

≪開発環境≫

VerilogHDL、VHDLなど

≪クライアント≫

プライム上場の大手メーカーや、大手SIerとも取引をしています。

• ご自身が開発プロジェクトに参画した半導体製品が、さまざまな市場で活用されるという魅力があり、さらにご自身のスキルアップにもつながる働き方ができます。
• 現在、タイの大学と技術者育成のコラボレーションを行っていますが、ゆくゆくは様々な国の技術知見が集まる仕組みを構築する予定です。

• VerilogHDLまたはVHDL、いずれかの言語スキルをお持ちの方
• 論理回路設計、タイミング解析、シミュレーションなどの経験があること

• FPGA設計の実務経験が3年以上ある方
• 開発プロジェクトのリーダー、サブリーダーの経験がある方
• コミュニケーション能力に自信がある方
• チームで行動できる方
• 既存の技術にとらわれず、新しい技術の情報収集をしている方

• 上司・先輩からOJTで学んでいただきます。

正社員

• 所定労働時間：9:00～18:00 （8時間/1日）
• 休憩時間：60分（12:00～13:00）
• 時間外労働有無：固定残業時間 20h~45h/月
• ＜フレックスタイム制＞
  • 標準的な時間帯：9:00～18:00 （8時間/1日）
  • コアタイム 10:00～16:00
  • フレキシブルタイム7:00～10:00/16:00～21:00

※顧客先常駐の場合は、顧客との就業条件に準じる

• 完全週休2日制（休日は土日祝日）
• 年次有給休暇10日～20日（入社時期に応じて付与日数は異なります）
• 年間休日日数124日
• 夏季休暇　3日（7月～9月の間）※入社時期により異なります。
• 年末年始休暇（12月29日～1月4日）
• 産前産後・育児・看護・介護休暇（実績無）

※顧客先常駐の場合は、顧客先カレンダーに準じます。

• 昇給年1回（11月）
• 賞与年2回（6月、12月）
• 各種社会保険完備
• 交通費支給（全額支給）
• 役職手当
• 技術手当
• 家族手当（配偶者月1万円、子1人～2人月5000円、3人目以降は月1万円）
• 住宅手当（当社規定により39歳まで支給）
  例···29歳まで上限月3万円、39歳まで上限月2万円 ※住宅取得祝金10万円あり（当社規定による）
• 健康診断
• 健康保険組合（保養所、各種保険給付制度）
• あんしん財団加盟（福利厚生サービス、ケガ補償）
• 研修制度充実（外部セミナーや講師を招いた研修あり）
• 定年65歳（70歳までの再雇用制度あり）

400万円～750万円